歷經(jīng)5年研發(fā)、推翻一切舊觀念、創(chuàng)造未來(lái)之巔的英國(guó)dCS Varèse瓦雷茲數(shù)碼音頻播放系統(tǒng)，已經(jīng)在舉世矚目下耀目登場(chǎng)。毫無(wú)疑問，dCS用令人驚訝的方式，再次大幅拔高了原本就由自己創(chuàng)造的數(shù)碼音頻高度，Varèse瓦雷茲的發(fā)布，宣告了這是一套由嶄新理念與領(lǐng)先技術(shù)的完美融合，將數(shù)碼音樂重播帶到了前所未有新紀(jì)元的旗艦產(chǎn)品。

Varèse瓦雷茲音樂系統(tǒng)總共由6臺(tái)設(shè)備組成：

Varèse Core 主核心

Varèse Mono Ring DAC（2臺(tái)單聲道解碼器，每聲道1臺(tái)）

Varèse User Control 用戶操作界面

Varèse Master Clock 主時(shí)鐘

Varèse CD/SACD Transport 轉(zhuǎn)盤（將于2024年底左右另行發(fā)布）

另外，還包括1個(gè)專用無(wú)線遙控器，配備相應(yīng)的專利技術(shù)ACTUS接線，及嶄新的應(yīng)用程序：dCS Mosaic ACTUS 。

超越自我的Varèse Mono Ring DAC

Varèse瓦雷茲系統(tǒng)的設(shè)計(jì)始于DAC的性能革新，創(chuàng)造性地以差動(dòng)技術(shù)開發(fā)出Varèse Mono Ring DAC單聲道數(shù)模轉(zhuǎn)換器。dCS Ring DAC解碼器的標(biāo)志性聲音特征是精湛的低失真，這一點(diǎn)至關(guān)重要，即使在低訊號(hào)電平下也是如此——這是大多數(shù)其他DAC架構(gòu)所不足的領(lǐng)域。這種卓越的超低失真性能依靠dCS從底層自研的自家Ring DAC（環(huán)形數(shù)模轉(zhuǎn)換器），通過(guò)自主編寫的FPGA及獨(dú)特的電流源陣列結(jié)構(gòu)，帶來(lái)了遠(yuǎn)超市面是現(xiàn)成DAC芯片的性能和聲音表現(xiàn)。事實(shí)上，Ring DAC本身極低的殘余雜訊水平，其中絕大多數(shù)雜訊已遠(yuǎn)遠(yuǎn)超出了人耳可聞?lì)l率范圍，因此可以通過(guò)DAC輸出上溫和的模擬濾波器輕松消除。

在第三代Ring DAC（APEX版本）中，每臺(tái)雙聲道Ring DAC均由96個(gè)電流源組成單端技術(shù)的Ring DAC線路，其中48個(gè)用于左聲道，另外48個(gè)用于右聲道，構(gòu)成左右聲道DAC線路板。每個(gè)電流源產(chǎn)生相等的電壓，并用于將這些電流源中的任何分量誤差（電阻值容差）作為隨機(jī)噪聲進(jìn)行分配?？偣?6個(gè)電流源組成的。

在Varèse瓦雷茲系統(tǒng)中，左聲道和右聲道被獨(dú)立成為“Mono DAC單聲道數(shù)模轉(zhuǎn)換器”，每個(gè)聲道獨(dú)立為一臺(tái)完整的DAC設(shè)備。并且在線路技術(shù)上進(jìn)行了許多重大的改進(jìn)，當(dāng)中包括了一些dCS專有技術(shù)。每臺(tái)Varèse Mono DAC均內(nèi)含了完整的96個(gè)電流源，這意味著每個(gè)音頻通道使用的電流源數(shù)量是第三代Ring DAC產(chǎn)品的兩倍。這些電流源提供同步調(diào)變?yōu)?.644MHz或6.144MHz（取決于音源內(nèi)容取樣率）的5Bit（位元）PCM 信號(hào)。

Varèse瓦雷茲的Ring DAC在差動(dòng)架構(gòu)中工作；Ring DAC線路板上的96個(gè)電流源分為兩組，每組48個(gè)，其中一組以正半波轉(zhuǎn)換音樂信號(hào)，第二組48個(gè)電流源負(fù)半波轉(zhuǎn)換音樂信號(hào)。這意味著反相位電流源的相位是反轉(zhuǎn)的，并與正相位電流源相加，并且有效抵消了信號(hào)的噪音和失真，從而達(dá)到更優(yōu)秀的性能和聲音表現(xiàn)。與第三代Ring DAC已經(jīng)非常出色的性能相比，以這種差動(dòng)方式運(yùn)行Ring DAC的效果提供了許多性能增強(qiáng)。

差動(dòng)技術(shù)的優(yōu)勢(shì)：

1.平衡參考電源的電流消耗。

電源基準(zhǔn)電壓輸入到電流源，無(wú)論接通多少電流源，該電壓都會(huì)乘以電流源。除了輸入電流源的清潔直流電之外，其他任何東西也會(huì)成倍增加，其中Ring的正相位側(cè)處于較高電壓，而負(fù)相位側(cè)處于較低電壓。這意味著基準(zhǔn)電源的消耗與信號(hào)無(wú)關(guān)，因?yàn)閮山M電流源工作互補(bǔ)。從而消除了Ring DAC線路產(chǎn)生二次諧波的機(jī)制，改善了失真性能。

2. 改進(jìn)Ring DAC內(nèi)的偶次諧波性能。

dCS自研的Mapper映射算法規(guī)定了Ring DAC中的哪些電流源針對(duì)特定數(shù)字音頻信號(hào)開啟和關(guān)閉，導(dǎo)致正半波和負(fù)半波上的電流源產(chǎn)生不等量的開關(guān)噪音（正半波和負(fù)半波意味著Ring DAC在輸出端分別再生正電壓或負(fù)電壓）。兩個(gè)反相環(huán)的差動(dòng)工作可以均衡信號(hào)正反相位的這種不對(duì)稱性，從而實(shí)現(xiàn)更優(yōu)秀的線性度。

3.均衡每個(gè)總和節(jié)點(diǎn)上的偏移，從而消除了顯式直流偏移校正的需要，并提高了總和/濾波器電路的對(duì)稱性。

4.現(xiàn)有的dCS DAC采用多塊不同功能的線路板來(lái)執(zhí)行D/A轉(zhuǎn)換過(guò)程的不同功能，而Varèse Mono DAC則采用單一的一體化線路板涵蓋了所有數(shù)字處理和模擬音頻的功能。這在許多設(shè)計(jì)方面進(jìn)行了改進(jìn)，并提高了Varèse Mono DAC性能的一致性。

在Varèse瓦雷茲系統(tǒng)中，雙單聲道DAC（每臺(tái)都運(yùn)行差動(dòng)Ring DAC 架構(gòu)）的工作方法，能夠?qū)CS標(biāo)志性的超低失真聲音推向新的性能高度，同時(shí)將本底噪聲降低3dB。Ring DAC APEX已經(jīng)處于數(shù)字模擬轉(zhuǎn)換技術(shù)的前沿，而Varèse瓦雷茲的差動(dòng)Ring DAC繼續(xù)大大拉開這一差距。

電源供應(yīng)的改進(jìn)

Ring DAC采用輸送到所有電流源的參考電壓，并將其乘以一個(gè)通過(guò)映射器輸送的數(shù)字音頻代碼樣本，該映射器指示在任何給定時(shí)間需要打開哪些電流源以在輸出端產(chǎn)生正確的電壓，這意味著DAC內(nèi)部的基準(zhǔn)電壓對(duì)系統(tǒng)性能至關(guān)重要。尤其對(duì)于Ring DAC這樣具有揭示性和透明度的技術(shù)架構(gòu)，包括供電在內(nèi)的任何技術(shù)細(xì)節(jié)比其它任何方案都更為重要。比如：在以往采用立體聲設(shè)計(jì)的Ring DAC中，通過(guò)比較左右聲道在不同的時(shí)間打開和關(guān)閉不同數(shù)量的電流源會(huì)發(fā)現(xiàn)。當(dāng)電流源接通和關(guān)斷時(shí)，它們相對(duì)于基準(zhǔn)電源的阻抗會(huì)發(fā)生變化，這可能會(huì)對(duì)基準(zhǔn)電源產(chǎn)生波紋效應(yīng)，從而影響系統(tǒng)的音質(zhì)。APEX在此基礎(chǔ)上進(jìn)行了改進(jìn)，通過(guò)降低將基準(zhǔn)電壓輸送到Ring DAC電流源的信號(hào)路徑的阻抗，使系統(tǒng)能更徹底抵抗電流源開關(guān)和基準(zhǔn)電源之間的這些相互作用。

在Varèse瓦雷茲差動(dòng)Ring DAC設(shè)計(jì)中，正反半波的電流源會(huì)以相同的方式彼此運(yùn)行，因?yàn)閮山M電流源都再現(xiàn)相同的音樂信號(hào)（其中一組相位反相），基準(zhǔn)電壓的消耗在兩者之間是相同的。這意味著基準(zhǔn)電壓在工作時(shí)保持更加穩(wěn)定，這對(duì)于像Ring DAC這樣的乘法DAC來(lái)說(shuō)，對(duì)音樂性能有巨大的影響。

與目前的dCS產(chǎn)品相比，構(gòu)成Varèse瓦雷茲系統(tǒng)電源的硬件得到了改進(jìn)：Rossini和Vivaldi系統(tǒng)的Ring DAC采用雙電源變壓器，DAC的模擬和數(shù)字線路均由單獨(dú)的變壓器供電，從而提高了性能，并且降低了內(nèi)部的干擾。Varèse Mono DAC毫無(wú)保留配備了雙變壓器，而且每個(gè)變壓器都針對(duì)其在模擬或數(shù)字電源中的使用進(jìn)行了專門優(yōu)化，從而提高了Mono DAC的性能和聲音重播水平。其中電源次級(jí)電路經(jīng)過(guò)重新設(shè)計(jì)，以減少變壓器鐵芯中的磁隙伸縮效應(yīng)，從而消除了變壓器可能產(chǎn)生的噪聲。電源穩(wěn)壓器采用不同的拓?fù)浣Y(jié)構(gòu)，電源時(shí)序通過(guò)電源管理IC實(shí)現(xiàn)，以實(shí)現(xiàn)對(duì)電源激活和停用的更嚴(yán)格、更靈活的控制。為模擬信號(hào)平衡輸出級(jí)供電的電源，也額外設(shè)計(jì)了更強(qiáng)大的穩(wěn)壓和濾波線路，以進(jìn)一步降低共模噪聲，從而提高模擬音頻線路的性能。

創(chuàng)新的ACTUS技術(shù)

在一個(gè)理想的音樂系統(tǒng)中，每臺(tái)設(shè)備都能夠與系統(tǒng)中的其他組件進(jìn)行通信，從而允許在它們之間發(fā)送重要信息和命令，使系統(tǒng)能夠作為一個(gè)整體運(yùn)行。使用Vivaldi，這是通過(guò)兩種主要機(jī)制實(shí)現(xiàn)的：3路RS232互連，將DAC和轉(zhuǎn)盤連接到升頻器，以及通過(guò)雙AES接口連接。通過(guò)利用RS232連接并發(fā)送嵌入在雙AES線材連接中的隧道命令，從DAC到升頻器，以及從轉(zhuǎn)盤到升頻器，Vivaldi系統(tǒng)能夠無(wú)縫控制每個(gè)組件的設(shè)置、音量控制、選擇信號(hào)源等，音頻信號(hào)也通過(guò)雙AES同步發(fā)送。

但新的Varèse瓦雷茲系統(tǒng)打破了以往的觀念。Varèse瓦雷茲采用由dCS自家開發(fā)的定制界面，可實(shí)現(xiàn)更好的音頻重播質(zhì)量——結(jié)合用戶對(duì)整套系統(tǒng)無(wú)縫控制的預(yù)期。該接口稱為：ACTUS，音頻控制和時(shí)鐘統(tǒng)一系統(tǒng)。ACTUS由dCS研發(fā)的專有硬件和軟件技術(shù)組合而成，允許Varèse瓦雷茲系統(tǒng)每部設(shè)備（核心、用戶界面、時(shí)鐘、單聲道DAC）通過(guò)各自單根線材連接到核心，包括異步數(shù)字音頻、控制信號(hào)和主時(shí)鐘信號(hào)（通過(guò)獲得專利的Tomix時(shí)鐘技術(shù)發(fā)送），都由一根ACTUS線材完成連接。

Varèse Core主核心作為系統(tǒng)的樞紐，所有其他Varèse瓦雷茲設(shè)備都通過(guò)ACTUS線材連接到該核心。連接器是有定位鍵的，這意味著它只能以正確的方式插入。這條線材本身是無(wú)方向性的，可以在系統(tǒng)中的任何位置使用，這使得使用ACTUS線材設(shè)置Varèse瓦雷茲系統(tǒng)變得非常簡(jiǎn)單。ACTUS界面的唯一具體要求是Varèse主時(shí)鐘必須連接到Varèse Core主核心上標(biāo)注「Clock」的ACTUS插座。

ACTUS線材由6條雙絞銅線組成，執(zhí)行以下任務(wù)：

1根雙絞線傳輸44.1k Tomix信號(hào)

1根雙絞線傳輸48k Tomix信號(hào)

4根雙絞線形成IP（互聯(lián)網(wǎng)協(xié)議）連接鏈路

IP鏈路將每臺(tái)Varèse瓦雷茲設(shè)備連接到Varèse Core主核心。此IP鏈路使系統(tǒng)具有完全控制權(quán)，允許在設(shè)備之間無(wú)縫發(fā)送信息、設(shè)置更改和其他控制信息，而無(wú)需額外的控制接口。這種控制級(jí)別對(duì)于系統(tǒng)故障查找也非常有用，例如，系統(tǒng)能夠智能地通知用戶左聲道DAC未得到糾正，或者時(shí)鐘連接到Varèse Core主核心上的錯(cuò)誤ACTUS端口等等。

IP鏈路還負(fù)責(zé)在Varèse瓦雷茲設(shè)備之間傳輸音頻信號(hào)。ACTUS不再使用以往的AES3或S/PDIF等同步接口，而是利用IP通過(guò)異步糾錯(cuò)接口發(fā)送音頻，這意味著不存在時(shí)基或數(shù)據(jù)完整性錯(cuò)誤的可能性。請(qǐng)注意，ACTUS不使用既定的行業(yè)標(biāo)準(zhǔn)通過(guò)IP發(fā)送音頻，例如AES67。

Varèse Core核心與單聲道DAC處理

對(duì)于旗艦dCS系統(tǒng)，長(zhǎng)期以來(lái)一直使用升頻器，這是與DAC獨(dú)立分離的一臺(tái)外置設(shè)備，它執(zhí)行超采樣過(guò)程中所需的大部分?jǐn)?shù)/數(shù)轉(zhuǎn)換、濾波和DSP。這是dCS從開發(fā)專業(yè)設(shè)備的工作中發(fā)現(xiàn)的，將大量處理工作從DAC中脫離出來(lái)，成為獨(dú)立外置設(shè)備，可顯著提升效能。

Varèse Core主核心負(fù)責(zé)處理這些元素中的大部分任務(wù)，將DAC與必須使用的大部分?jǐn)?shù)字處理工作負(fù)載脫離開。這意味著大幅減少DAC內(nèi)部的FPGA的工作量，讓DAC工作更輕松。這意味著電源的串?dāng)_影響更少，從而進(jìn)一步提升了單聲道DAC的性能。Varèse Core主核心接收任何傳入的PCM源數(shù)據(jù)，并將其超采樣至705.6或768kS/s，對(duì)信號(hào)進(jìn)行數(shù)字濾波以去除Nyquist奈奎斯特圖像。然后，用戶可以在播放PCM源數(shù)據(jù)時(shí)選擇可選的DSD模式。此模式將信號(hào)轉(zhuǎn)換為DSD（從標(biāo)準(zhǔn)DSD/64到DSD/512）。然后，這種超采樣、濾波的數(shù)字音頻信號(hào)通過(guò)ACTUS傳送到單聲道DAC，并被調(diào)制為5Bit ~6MHz信號(hào)，然后輸送到Ring DAC進(jìn)行數(shù)/模轉(zhuǎn)換。

單聲道DAC時(shí)鐘的問題

在時(shí)鐘方面，讓兩臺(tái)單聲道DAC如何能夠協(xié)調(diào)精準(zhǔn)在同一時(shí)基上工作是相當(dāng)具挑戰(zhàn)性的工作。在以立體聲DAC設(shè)計(jì)的傳統(tǒng)數(shù)碼音頻系統(tǒng)中，DAC內(nèi)部就具有產(chǎn)生時(shí)鐘信號(hào)的電路。該時(shí)鐘信號(hào)同時(shí)傳輸?shù)紻AC的左右聲道，這意味著兩個(gè)聲道同時(shí)將數(shù)字音頻樣本轉(zhuǎn)換為模擬電壓。但是，在單聲道DAC工作時(shí)，DAC的所有電路都在左右聲道之間分配。

如果兩部單聲道DAC不能時(shí)間同步轉(zhuǎn)換左右聲道的數(shù)據(jù)，將出現(xiàn)顯著且無(wú)法接受的音頻質(zhì)量下降。為確保數(shù)據(jù)同時(shí)轉(zhuǎn)換，兩臺(tái)DAC都需要確保其時(shí)鐘信號(hào)在左聲道DAC和右聲道DAC具有上升沿（構(gòu)成時(shí)鐘信號(hào)的方波變化，其中電壓從低態(tài)（如0V）變?yōu)楦邞B(tài)（如5V））時(shí)間上保持嚴(yán)格的對(duì)齊。

但這還不夠。即使左右聲道DAC上的兩個(gè)時(shí)鐘信號(hào)具有完全對(duì)齊的上升沿，但是每臺(tái)DAC并非都轉(zhuǎn)換相同的數(shù)據(jù)，出現(xiàn)這種情況同樣會(huì)嚴(yán)重?fù)p害音質(zhì)。因此，在時(shí)鐘方面，兩個(gè)DAC必須精確對(duì)齊，兩個(gè)時(shí)鐘同時(shí)產(chǎn)生一個(gè)上升沿，并用這個(gè)同步的時(shí)鐘信號(hào)轉(zhuǎn)換相同的數(shù)據(jù)。而且，目前音頻行業(yè)的解決方案（AES/S-PDIF信號(hào)同步設(shè)備）并沒有足夠的頻寬來(lái)滿足Varèse瓦雷茲所需的方式工作。另一種名為AES 67的替代方案雖然有足夠的頻寬，但卻需要額外的時(shí)間伺服器從網(wǎng)絡(luò)時(shí)鐘重建其時(shí)鐘。因此，該時(shí)鐘信號(hào)的精確度性能還不如使用DAC內(nèi)部的音頻速率石英晶體振蕩器生成的物理時(shí)鐘所建立的本地時(shí)鐘信號(hào)。

專利Tomix時(shí)鐘協(xié)議

為了徹底解決以上問題，dCS決定創(chuàng)建一種新的方法來(lái)緊密同步兩臺(tái)單聲道DAC的時(shí)鐘，同時(shí)利用每臺(tái)DAC內(nèi)部基于VCXO（壓控晶振元件）的本地高質(zhì)量時(shí)鐘電路來(lái)控制各自的Ring DAC電路，從而更大限度地提高系統(tǒng)。從而誕生的解決方案是Tomix時(shí)鐘協(xié)議。

Tomix是一種定制的專利方案，Varèse Core主核心的作用與傳統(tǒng)音頻系統(tǒng)中的主時(shí)鐘大致相同。它將時(shí)鐘信號(hào)發(fā)送到兩個(gè)單聲道DAC上，它們會(huì)同步這兩個(gè)單聲道DAC，從而確保DAC時(shí)鐘以相同的速率運(yùn)行。然而，這本身并不能解決保持D/A轉(zhuǎn)換同步的問題。

Core是Varèse瓦雷茲系統(tǒng)的中心，任何音頻和時(shí)鐘信號(hào)始終通過(guò)它：無(wú)論源、系統(tǒng)配置和設(shè)置如何。在通過(guò)ACTUS將數(shù)碼音頻數(shù)據(jù)發(fā)送到DAC之前，Core會(huì)為通過(guò)它的每個(gè)音頻數(shù)據(jù)添加一個(gè)時(shí)間戳。當(dāng)數(shù)據(jù)到達(dá)DAC時(shí)，DAC內(nèi)的FPGA會(huì)顯示時(shí)間戳。然后，DAC確切地知道數(shù)據(jù)的發(fā)送時(shí)間，但為了確保在正確的時(shí)間將數(shù)據(jù)轉(zhuǎn)換為模擬信號(hào)，它還需要確切知道當(dāng)前的時(shí)間基準(zhǔn)。這就是Tomix時(shí)鐘協(xié)議的用武之地。時(shí)鐘信號(hào)加蓋時(shí)間戳的方法對(duì)音頻性能至關(guān)重要。Tomix信號(hào)由Varèse主時(shí)鐘生成，或者如果系統(tǒng)中未使用主時(shí)鐘，則由Varèse Core主核心產(chǎn)生。技術(shù)的成果令人欣喜，Tomix時(shí)鐘協(xié)議是dCS一種獲得專利的技術(shù)，讓Varèse Mono DAC具有精確同步的時(shí)鐘，確保單聲道Ring DAC在完全相同的時(shí)間轉(zhuǎn)換左聲道和右聲道的音頻數(shù)據(jù)。